Flip-Flops: mudanças entre as edições
Sem resumo de edição |
|||
| Linha 1: | Linha 1: | ||
= | =Elementos de Memória e Circuitos Sequenciais= | ||
;Autoria: Evandro Cantú / IFPR - Câmpus Foz do Iguaçu | ;Autoria: Evandro Cantú / IFPR - Câmpus Foz do Iguaçu | ||
| Linha 5: | Linha 5: | ||
---- | ---- | ||
'''Elementos de memória''' são circuitos que permitem armazenar valores para uso posterior. O elemento de memória mais elementar é o '''flip-flop''', o qual é comporto por um conjunto portas lógicas e é capaz de armazenar 1 bit. | |||
'''Circuitos sequenciais''' são circuitos cujo nível lógico da(s) saída(s) depende da combinação dos níveis lógicos das entradas e também de elementos de memória. Além disto, os circuitos sequenciais geralmente operam de modo síncrono, cadenciados por sinais de relógio (ou pulsos de '''''clock'''''). Neste caso, os pulsos do ''clock'' determinam o momento em que as saídas podem mudar de estado. | |||
==Latch com portas NAND== | ==Latch SR com portas NAND== | ||
Este é um dos mais simples circuitos de '''flip-flop''', construído com portas NAND (ou também com portas NOR). Note que, além das entradas, as saídas das portas NAND realimentam o circuito, dando a ele a característica de memória. | Este é um dos mais simples circuitos de '''flip-flop''', construído com portas NAND (ou também com portas NOR). Note na figura que, além das entradas, as saídas das portas NAND realimentam o circuito, dando a ele a característica de memória. | ||
[[Arquivo:LatchNAND.gif | 200px]] | |||
As saídas do circuito são denominadas Q e /Q, e em condições normais, são sempre uma o inverso da outra. | As saídas do circuito são denominadas Q e /Q, e em condições normais, são sempre uma o inverso da outra. | ||
O latch possui duas entradas: a entrada /Set que seta a saída Q para 1 e a entrada /Reset que reseta a saída Q para 0. | O latch SR possui duas entradas: a entrada /Set que seta a saída Q para 1 e a entrada /Reset que reseta a saída Q para 0. | ||
As entradas /Set e /Reset devem estar normalmente em estado ALTO (1), somente quando se deseja setar ou resetar a saída do latch, respectivamente, uma delas é pulsada ao estado BAIXO (0). | As entradas /Set e /Reset devem estar normalmente em estado ALTO (1), somente quando se deseja setar ou resetar a saída do latch, respectivamente, uma delas é pulsada ao estado BAIXO (0). | ||
;Análise das saídas do latch SR com portas NAND | |||
*Verifique que quando /Set=/Reset=1 há dois estados de saída possíveis e estáveis, tanto com Q=0 e /Q=1, como com Q=1 e /Q=0. | |||
*Quando /Set=0 e /Reset=1 o latch é '''setado''', fazendo com que Q=1 e /Q=0. | |||
*Quando /Set=1 e /Reset=0 o latch é '''resetado''', fazendo com que Q=0 e /Q=1. | |||
*As entradas /Set=/Reset=0, simultaneamente, são '''proibidas'''. | |||
; | ;Exercícios e pesquisa | ||
# | |||
==Sinais de clock e flip-flops com clock== | ==Sinais de clock e flip-flops com clock== | ||
Edição das 14h11min de 3 de abril de 2014
Elementos de Memória e Circuitos Sequenciais
- Autoria
- Evandro Cantú / IFPR - Câmpus Foz do Iguaçu
Elementos de memória são circuitos que permitem armazenar valores para uso posterior. O elemento de memória mais elementar é o flip-flop, o qual é comporto por um conjunto portas lógicas e é capaz de armazenar 1 bit.
Circuitos sequenciais são circuitos cujo nível lógico da(s) saída(s) depende da combinação dos níveis lógicos das entradas e também de elementos de memória. Além disto, os circuitos sequenciais geralmente operam de modo síncrono, cadenciados por sinais de relógio (ou pulsos de clock). Neste caso, os pulsos do clock determinam o momento em que as saídas podem mudar de estado.
Latch SR com portas NAND
Este é um dos mais simples circuitos de flip-flop, construído com portas NAND (ou também com portas NOR). Note na figura que, além das entradas, as saídas das portas NAND realimentam o circuito, dando a ele a característica de memória.
As saídas do circuito são denominadas Q e /Q, e em condições normais, são sempre uma o inverso da outra.
O latch SR possui duas entradas: a entrada /Set que seta a saída Q para 1 e a entrada /Reset que reseta a saída Q para 0.
As entradas /Set e /Reset devem estar normalmente em estado ALTO (1), somente quando se deseja setar ou resetar a saída do latch, respectivamente, uma delas é pulsada ao estado BAIXO (0).
- Análise das saídas do latch SR com portas NAND
- Verifique que quando /Set=/Reset=1 há dois estados de saída possíveis e estáveis, tanto com Q=0 e /Q=1, como com Q=1 e /Q=0.
- Quando /Set=0 e /Reset=1 o latch é setado, fazendo com que Q=1 e /Q=0.
- Quando /Set=1 e /Reset=0 o latch é resetado, fazendo com que Q=0 e /Q=1.
- As entradas /Set=/Reset=0, simultaneamente, são proibidas.
- Exercícios e pesquisa
Sinais de clock e flip-flops com clock
Os sinais de clock (ou pulsos de relógio) permitem que os circuitos digitais operem de modo síncrono. Neste caso, os pulsos do clock determinam o momento em que as saídas podem mudar de estado.
