Latch SR com portas NAND: mudanças entre as edições

De Wiki Cursos IFPR Foz
Ir para navegaçãoIr para pesquisar
(Criou página com '==''Latch'' SR com portas NAND== Este é um dos mais simples circuitos de '''flip-flop''', construído com portas NAND. Note na figura que, além das entradas, as saídas das...')
 
Sem resumo de edição
 
(3 revisões intermediárias pelo mesmo usuário não estão sendo mostradas)
Linha 17: Linha 17:
*As entradas /Set=/Reset=0, simultaneamente, são '''proibidas'''.
*As entradas /Set=/Reset=0, simultaneamente, são '''proibidas'''.
*Verifique que, uma vez setado (ou resetado) o ''latch'', ele mantém os dados armazenados na saída enquanto /Set=/Reset=1.
*Verifique que, uma vez setado (ou resetado) o ''latch'', ele mantém os dados armazenados na saída enquanto /Set=/Reset=1.
;Video: [https://www.youtube.com/watch?v=HZKdvx7LtXo Latch SR (vídeo em inglês)]


;Exercícios: Sobre o ''latch'' SR com portas NAND
;Exercícios: Sobre o ''latch'' SR com portas NAND
#Para a análise das saídas do latch SR, construa desenhos com os diversos '''estados''' possíveis para as entradas e saídas;
#Para a análise das saídas do latch SR, construa desenhos com os diversos '''estados''' possíveis para as entradas e saídas;
#Construa a '''tabela verdade''' do ''latch'' SR;
#Construa a '''tabela verdade''' do ''latch'' SR;
#Determine as '''formas de onda''' das saídas do ''latch'' SR, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas.
 
[[Arquivo:DiagramaTempo2.png | 300px]]
==Referências==
TOCCI, R.J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: princípios e aplicações, São Paulo: Pearson, 2011.
----
--[[Usuário:Evandro.cantu|Evandro.cantu]] ([[Usuário Discussão:Evandro.cantu|discussão]]) 10h52min de 12 de junho de 2014 (BRT)
----
 
[[Categoria:Sistemas Digitais]]

Edição atual tal como às 13h52min de 12 de junho de 2014

Latch SR com portas NAND

Este é um dos mais simples circuitos de flip-flop, construído com portas NAND. Note na figura que, além das entradas, as saídas das portas NAND realimentam o circuito, dando a ele a característica de memória.

Símbolo:

As saídas do circuito são denominadas Q e /Q, e em condições normais, são sempre uma o inverso da outra.

O latch SR possui duas entradas: a entrada /Set que seta a saída Q para 1 e a entrada /Reset que reseta a saída Q para 0.

As entradas /Set e /Reset devem estar normalmente em estado ALTO (1), somente quando se deseja setar ou resetar a saída do latch, uma delas é pulsada ao estado BAIXO (0). Por serem ativo baixo, representamos estas entradas com a barra de negação.

Análise das saídas do latch SR com portas NAND
  • Verifique que quando /Set=/Reset=1 há dois estados de saída possíveis e estáveis, tanto com Q=0 e /Q=1, como com Q=1 e /Q=0.
  • Quando /Set=0 e /Reset=1 o latch é setado, fazendo com que Q=1 e /Q=0.
  • Quando /Set=1 e /Reset=0 o latch é resetado, fazendo com que Q=0 e /Q=1.
  • As entradas /Set=/Reset=0, simultaneamente, são proibidas.
  • Verifique que, uma vez setado (ou resetado) o latch, ele mantém os dados armazenados na saída enquanto /Set=/Reset=1.
Exercícios
Sobre o latch SR com portas NAND
  1. Para a análise das saídas do latch SR, construa desenhos com os diversos estados possíveis para as entradas e saídas;
  2. Construa a tabela verdade do latch SR;

Referências

TOCCI, R.J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: princípios e aplicações, São Paulo: Pearson, 2011.


--Evandro.cantu (discussão) 10h52min de 12 de junho de 2014 (BRT)