Flip-Flops: mudanças entre as edições

De Wiki Cursos IFPR Foz
Ir para navegaçãoIr para pesquisar
 
(39 revisões intermediárias por 2 usuários não estão sendo mostradas)
Linha 1: Linha 1:
=Elementos de Memória e Circuitos Sequenciais=
=Flip-Flops e Elementos de Memória<ref name="TOCCI">TOCCI, R.J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: princípios e aplicações, São Paulo: Pearson, 2011.</ref>=


;Autoria: Evandro Cantú / IFPR - Câmpus Foz do Iguaçu
'''Elementos de memória''' são circuitos que permitem armazenar valores para uso posterior. O elemento de memória mais elementar é o '''flip-flop''', o qual é comporto por um conjunto portas lógicas e é capaz de armazenar 1 bit.


----
==Flip-flop SR com portas NOR==


'''Elementos de memória''' são circuitos que permitem armazenar valores para uso posterior. O elemento de memória mais elementar é o '''flip-flop''', o qual é comporto por um conjunto portas lógicas e é capaz de armazenar 1 bit.
Este é um dos mais simples circuitos de '''flip-flop''', construído com portas NOR. Note na figura que, além das entradas, as saídas das portas NOR realimentam o circuito, dando a ele a característica de memória. O Flip-flop SR é comumente chamado de '''''Latch'' SR'''.  


'''Circuitos sequenciais''' são circuitos cujo nível lógico da(s) saída(s) depende da combinação dos níveis lógicos das entradas e também de elementos de memória. Além disto, os circuitos sequenciais geralmente operam de modo síncrono, cadenciados por sinais de relógio (ou pulsos de '''''clock'''''). Neste caso, os pulsos do ''clock'' determinam o momento em que as saídas podem mudar de estado.
[[Arquivo:Flip-flopSR.png | 200px]] Símbolo:[[Arquivo:LatchSR-NOR.png | 150px]]


==Latch SR com portas NAND==
;Características:
*As saídas do circuito são denominadas '''Q''' e '''/Q''', e em condições normais, são sempre uma o inverso da outra.
*O flip-flop SR possui duas entradas: a entrada '''Set''' que seta a saída Q para 1 e a entrada '''Reset''' que reseta a saída Q para 0.
*As entradas Set e Reset devem estar normalmente em estado BAIXO (0), somente quando se deseja setar ou resetar a saída do flip-flop, uma delas é pulsada ao estado ALTO (1).


Este é um dos mais simples circuitos de '''flip-flop''', construído com portas NAND (ou também com portas NOR). Note na figura que, além das entradas, as saídas das portas NAND realimentam o circuito, dando a ele a característica de memória.
;Análise das saídas do flip-flop SR com portas NOR
*Verifique que quando Set=Reset=0 há dois estados de saída possíveis e estáveis, tanto com Q=0 e /Q=1, como com Q=1 e /Q=0.
*Quando Set=1 e Reset=0 o latch é '''setado''', fazendo com que Q=1 e /Q=0.
*Quando Set=0 e Reset=1 o latch é '''resetado''', fazendo com que Q=0 e /Q=1.
*As entradas Set=Reset=1, simultaneamente, são '''proibidas'''.
*Verifique que, uma vez setado (ou resetado) o ''latch'', ele mantém os dados armazenados na saída enquanto Set=Reset=0.


[[Arquivo:LatchNAND.gif | 200px]] Símbolo:[[Arquivo:LatchSR.png | 150px]]
;Vídeo: [https://www.youtube.com/watch?v=8piKnuad73g Flip-Flop SR portas NOR]


As saídas do circuito são denominadas Q e /Q, e em condições normais, são sempre uma o inverso da outra.
;Exercícios: Sobre o flip-flop SR com portas NOR
#Para a análise das saídas do flip-flop SR, construa desenhos com os diversos '''estados''' possíveis para as entradas e saídas;
#Construa a '''tabela verdade''' do flip-flop SR;
#Determine as '''formas de onda''' das saídas do flip-flop SR, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas.
[[Arquivo:DiagramaTempo2.png | 400px]]


O latch SR possui duas entradas: a entrada /Set que seta a saída Q para 1 e a entrada /Reset que reseta a saída Q para 0.
;Observação: O flip-flop SR também pode ser construído com portas NAND: [[Latch SR com portas NAND | Flip-flop SR com portas NAND]].


As entradas /Set e /Reset devem estar normalmente em estado ALTO (1), somente quando se deseja setar ou resetar a saída do latch, respectivamente, uma delas é pulsada ao estado BAIXO (0). Por serem '''ativo baixo''', representamos estas entradas com a barra de negação.
==Circuitos Sequenciais ou Circuitos com Clock==
'''Circuitos sequenciais''' são circuitos cujo nível lógico da(s) saída(s) depende da combinação dos níveis lógicos das entradas e também de elementos de memória. Além disto, os circuitos sequenciais geralmente operam de modo síncrono, cadenciados por sinais de relógio (ou pulsos de '''''clock'''''). Neste caso, os pulsos do ''clock'' determinam o momento em que as saídas podem mudar de estado.


;Análise das saídas do latch SR com portas NAND
[[Clock | '''Sinais de Clock''']]
*Verifique que quando /Set=/Reset=1 há dois estados de saída possíveis e estáveis, tanto com Q=0 e /Q=1, como com Q=1 e /Q=0.
*Quando /Set=0 e /Reset=1 o latch é '''setado''', fazendo com que Q=1 e /Q=0.
*Quando /Set=1 e /Reset=0 o latch é '''resetado''', fazendo com que Q=0 e /Q=1.
*As entradas /Set=/Reset=0, simultaneamente, são '''proibidas'''.
*Verifique que, uma vez setado (ou resetado) o latch, ele mantém os dados armazenados na saída enquanto /Set=/Reset=1.


;Exercícios: Sobre SR com portas NAND
== Flip-flops com ''clock''==
#Para a análise das saídas do latch SR, construa desenhos com os diversos estados possíveis para as entradas e saídas;
#Construa a tabela verdade do latch SR;
#Determine as formas de onda das saídas do latch SR, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas.
[[Arquivo:DiagramaTempo2.png | 300px]]


Cada '''flip-flop''' tem uma entrada de ''clock'', a qual normalmente é '''disparada pela borda''' (positiva ou negativa).


;Pesquisa
Normalmente, chama-se de '''''latch''''' os flip-flop sem ''clock'' disparado pela borda. Quando há presença de ''clock'' para sincronismo disparado pela borda, chama-se de '''flip-flop'''.
Pesquise e analise o latch SR com portas NOR.


==Sinais de clock e flip-flops com clock==
===Flip-flop SR===


Os sinais de relógio (ou pulsos de '''''clock''''') permitem que os circuitos digitais operem de modo síncrono. Neste caso, os pulsos do ''clock'' determinam o momento em que as saídas podem mudar de estado.
;Flip-flop SR com ''clock'' disparado pela borda de subida


Os '''sinais de ''clock''''' são geralmente '''ondas quadradas''', com os níveis lógicos 0 e 1. A transição do ''clock'' de 0 para 1 é chamada '''transição positiva''' (borda de subida) e a transição de 1 para 0 é chamada transição negativa (borda de descida).
[[Arquivo:LatchSRclk.png | 200px]]


[[Arquivo:PulsosClock.png | 500px]]
Tabela verdade:
{| border="1" cellpadding="2" style="text-align: center;"
|-
| Set || Reset || CLK || Q<sub>n</sub>
|-
| X || X || Sem CLK || Q<sub>n-1</sub>
|-
| 0 || 0 || ^ || Q<sub>n-1</sub>
|-
| 1 || 0 || ^ || 1
|-
| 0 || 1|| ^ || 0
|-
| 1 || 1 || ^ || Proibido
|}
Obs:
:^:Indica borda de subida do ''clock'';
:Q<sub>n</sub> : Estado atual da saída;
:Q<sub>n-1</sub> : Estado anterior da saída (mantém estado).


A sincronização dos circuitos digitais com o sinal de ''clock'' é realizada com o uso de '''flip-flop com ''clock''''', projetados para mudar de estado em uma das transições do ''clock''.
;Exercício:
Determine as formas de onda das saídas do flip-flop SR com ''clock'' disparado pela borda de subida, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas:


A '''velocidade''' dos circuitos digitais síncronos vai depender da '''frequência dos pulsos de clock''' (f = 1 / T), a qual é medida em Hertz.
[[Arquivo:DiagramaTempo-clock.png | 300px]]
1 Hz = 1 ciclo/segundo
1 kHz = 1000 ciclos/segundo


=== Flip-flops com ''clock''===
;Flip-flop SR com ''clock'' disparado pela borda de descida
[[Arquivo:LatchSRclk2.png | 200px]]


Cada flip-flop tem uma entrada de ''clock'', a qual normalmente é '''disparada pela borda''' (positiva ou negativa).
===Flip-flop JK===
 
;Flip-flop SR com ''clock'' disparado pela borda de subida


[[Arquivo:LatchSRclk.png | 250px]]
;Flip-flop JK ''clock'' disparado pela borda de subida: Há também flip-flop JK com ''clock'' disparado pela borda de descida
[[Arquivo:Flip-flopJK.png | 200px]]


Tabela verdade:
Tabela verdade:
{| border=1
{| border="1" cellpadding="2" style="text-align: center;"
|-
| J || K || CLK || Q<sub>n</sub>
|-  
|-  
| /Set || /Reset || CLK || Q<sub>n</sub>
| 0 || 0 || ^ || Q<sub>n-1</sub> (mantém)
|-  
|-  
| 1 || 1 || ^ || Q<sub>n-1</sub>
| 1 || 0 || ^ || 1
|-  
|-  
| 0 || 1 || ^ || 0
| 0 || 1 || ^ || 0
|-  
|-  
| 1 || 0 || ^ || 1
| 1 || 1 || ^ || /Q<sub>n-1</sub> (comuta)
|}
 
===Flip-flop D===
 
;Flip-flop D com ''clock'' disparado pela borda de subida: Há também flip-flop D com ''clock'' disparado pela borda de descida
[[Arquivo:Flip-flopD.png | 200px]] = [[Arquivo:Flip-flopJK-D.png | 200px]]
 
Tabela verdade:
{| border="1" cellpadding="2" style="text-align: center;"
|-
| D || CLK || Q<sub>n</sub>
|-
| 0 || ^ || 0
|-
| 1 || ^ || 1
|-  
|-  
| 0 || 0 || ^ || Proibido
|}
|}
Obs:
:^:Indica borda de subida do ''clock'';
:Q<sub>n</sub> : Estado atual da saída;
:Q<sub>n-1</sub> : Estado anterior da saída (mantém estado).


;Exercício: Flip-flo SR com ''clock''
===Exercícios===
*Determine as formas de onda das saídas do flip-flop SR com ''clock'', considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas:
1) Determine as formas de onda das saídas do '''flip-flop JK com ''clock'' disparado pela borda de subida''', considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas:
[[Arquivo:DiagramaTempo-clock.png | 400px]]
 
[[Arquivo:Flip-flopJK.png | 200px]]
 
Diagrama de tempo:
 
[[Arquivo:DiagramaTempo4.png | 300px]]
 
2) Determine as formas de onda das saídas do '''flip-flop D com ''clock'' disparado pela borda de descida''', considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas:  
 
[[Arquivo:Flip-flopD2.png | 200px]]
 
Diagrama de tempo:
 
[[Arquivo:DiagramaTempo5.png | 300px]]
 
==Laboratório e Exercícios de Simulação==
;Para este laboratório será utilizado o [[Simulador de Circuitos Lógicos - Logisim]]:Veja no ''link'' as instruções para ''download'' e instalação do programa.
 
===Flip-flops===
#Construir e simular o circuito do Latch SR, construído com portas NOR, conforme a figura: [[Arquivo:Flip-flopSR.png | 200px]]
#*Construa a tabela verdade;
#Simule o funcionamento do Latch SR presente no Logisim e compare sua tabela verdade com o circuito do Latch SR construído com portas NOR.
#Simule o funcionamento do Flip-flop JK presente no Logisim.
#Simule o funcionamento do Flip-flop D presente no Logisim.
 
==Referências==
<references />


----
--[[Usuário:Evandro.cantu|Evandro.cantu]] ([[Usuário Discussão:Evandro.cantu|discussão]]) 10h48min de 12 de junho de 2014 (BRT)
----
----


[[Categoria:Sistemas Digitais]]
[[Categoria:Sistemas Digitais]]

Edição atual tal como às 17h44min de 12 de junho de 2019

Flip-Flops e Elementos de Memória[1]

Elementos de memória são circuitos que permitem armazenar valores para uso posterior. O elemento de memória mais elementar é o flip-flop, o qual é comporto por um conjunto portas lógicas e é capaz de armazenar 1 bit.

Flip-flop SR com portas NOR

Este é um dos mais simples circuitos de flip-flop, construído com portas NOR. Note na figura que, além das entradas, as saídas das portas NOR realimentam o circuito, dando a ele a característica de memória. O Flip-flop SR é comumente chamado de Latch SR.

Símbolo:

Características
  • As saídas do circuito são denominadas Q e /Q, e em condições normais, são sempre uma o inverso da outra.
  • O flip-flop SR possui duas entradas: a entrada Set que seta a saída Q para 1 e a entrada Reset que reseta a saída Q para 0.
  • As entradas Set e Reset devem estar normalmente em estado BAIXO (0), somente quando se deseja setar ou resetar a saída do flip-flop, uma delas é pulsada ao estado ALTO (1).
Análise das saídas do flip-flop SR com portas NOR
  • Verifique que quando Set=Reset=0 há dois estados de saída possíveis e estáveis, tanto com Q=0 e /Q=1, como com Q=1 e /Q=0.
  • Quando Set=1 e Reset=0 o latch é setado, fazendo com que Q=1 e /Q=0.
  • Quando Set=0 e Reset=1 o latch é resetado, fazendo com que Q=0 e /Q=1.
  • As entradas Set=Reset=1, simultaneamente, são proibidas.
  • Verifique que, uma vez setado (ou resetado) o latch, ele mantém os dados armazenados na saída enquanto Set=Reset=0.
Vídeo
Flip-Flop SR portas NOR
Exercícios
Sobre o flip-flop SR com portas NOR
  1. Para a análise das saídas do flip-flop SR, construa desenhos com os diversos estados possíveis para as entradas e saídas;
  2. Construa a tabela verdade do flip-flop SR;
  3. Determine as formas de onda das saídas do flip-flop SR, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas.

Observação
O flip-flop SR também pode ser construído com portas NAND: Flip-flop SR com portas NAND.

Circuitos Sequenciais ou Circuitos com Clock

Circuitos sequenciais são circuitos cujo nível lógico da(s) saída(s) depende da combinação dos níveis lógicos das entradas e também de elementos de memória. Além disto, os circuitos sequenciais geralmente operam de modo síncrono, cadenciados por sinais de relógio (ou pulsos de clock). Neste caso, os pulsos do clock determinam o momento em que as saídas podem mudar de estado.

Sinais de Clock

Flip-flops com clock

Cada flip-flop tem uma entrada de clock, a qual normalmente é disparada pela borda (positiva ou negativa).

Normalmente, chama-se de latch os flip-flop sem clock disparado pela borda. Quando há presença de clock para sincronismo disparado pela borda, chama-se de flip-flop.

Flip-flop SR

Flip-flop SR com clock disparado pela borda de subida

Tabela verdade:

Set Reset CLK Qn
X X Sem CLK Qn-1
0 0 ^ Qn-1
1 0 ^ 1
0 1 ^ 0
1 1 ^ Proibido

Obs:

^:Indica borda de subida do clock;
Qn : Estado atual da saída;
Qn-1 : Estado anterior da saída (mantém estado).
Exercício

Determine as formas de onda das saídas do flip-flop SR com clock disparado pela borda de subida, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas:

Flip-flop SR com clock disparado pela borda de descida

Flip-flop JK

Flip-flop JK clock disparado pela borda de subida
Há também flip-flop JK com clock disparado pela borda de descida

Tabela verdade:

J K CLK Qn
0 0 ^ Qn-1 (mantém)
1 0 ^ 1
0 1 ^ 0
1 1 ^ /Qn-1 (comuta)

Flip-flop D

Flip-flop D com clock disparado pela borda de subida
Há também flip-flop D com clock disparado pela borda de descida

=

Tabela verdade:

D CLK Qn
0 ^ 0
1 ^ 1

Exercícios

1) Determine as formas de onda das saídas do flip-flop JK com clock disparado pela borda de subida, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas:

Diagrama de tempo:

2) Determine as formas de onda das saídas do flip-flop D com clock disparado pela borda de descida, considerando que as formas de onda mostradas na figura sejam aplicadas nas entradas:

Diagrama de tempo:

Laboratório e Exercícios de Simulação

Para este laboratório será utilizado o Simulador de Circuitos Lógicos - Logisim
Veja no link as instruções para download e instalação do programa.

Flip-flops

  1. Construir e simular o circuito do Latch SR, construído com portas NOR, conforme a figura:
    • Construa a tabela verdade;
  2. Simule o funcionamento do Latch SR presente no Logisim e compare sua tabela verdade com o circuito do Latch SR construído com portas NOR.
  3. Simule o funcionamento do Flip-flop JK presente no Logisim.
  4. Simule o funcionamento do Flip-flop D presente no Logisim.

Referências

  1. ↑ TOCCI, R.J.; WIDMER, N.S.; MOSS, G.L. Sistemas Digitais: princípios e aplicações, São Paulo: Pearson, 2011.

--Evandro.cantu (discussão) 10h48min de 12 de junho de 2014 (BRT)

Disponível em “http://wiki.foz.ifpr.edu.br/wiki/index.php?title=Flip-Flops&oldid=24513”